国产首款三维芯片物理设计工具发布

IT时代网9月2日消息，国内数字 EDA/IP 企业合见工软发布多项创新产品与技术成果，涵盖 Agentic EDA 智能体、三维芯片物理设计、先进工艺节点收敛等方向，其中包括国产首个 Agentic EDA 智能体战略体系、国内首款三维芯片物理设计工具，以及国产先进工艺节点收敛工具，填补了国产 EDA 在商用级 3DIC 物理设计、多款 EDA 智能体等领域的空白。

本次发布中，UniVista 3DIC Designer 最受关注，这是合见工软推出的国内首款三维芯片物理设计工具。据介绍，该工具专为国产先进工艺节点打造，可适配逻辑折叠与异构堆叠技术路线，采用底层自研的真三维布局算法，为芯片性能与集成密度进一步提升提供设计工具支撑。合见工软表示，它的推出打破了国内商用级 3DIC 物理设计工具空白，为 AI 等算力芯片提供自主可控的三维设计底座。

与传统二维芯片设计不同，UniVista 3DIC Designer 是一套面向原生 3D 设计的全流程平台，重点支持 2-die、3-die 逻辑折叠与多裸片异构堆叠等先进架构，集成自动化智能分区、跨 Die 多目标优化、物理场感知放置，以及 CPU/GPU 异构并行加速，可针对时序、功耗、面积、热分布等关键指标做协同优化。

平台能完成从 RTL/网表输入到 3DIC 架构设计的闭环流程，帮芯片设计团队提升三维设计效率、缩短先进封装与三维芯片研发周期。在工程能力上，它采用原生真三维布局架构与 GPU 并行加速，可面向十亿门级大算力芯片，解决超大容量网表处理、跨裸片时序与布线协同、热密度优化、垂直互连约束、多层堆叠热点以及上下裸片面积平衡等问题。在 AI 芯片对算力、带宽、集成密度要求不断提高、单纯依赖制程微缩面临技术与成本压力的当下，三维集成技术成为继续提升性能的重要方向，这款工具为国内厂商探索基于成熟工艺的三维逻辑折叠及高端算力芯片设计提供了新的自主 EDA 支撑。

注：本文中包含AI辅助创作的内容。