硬件设计工具链：12 个 KiCad 技能使用总结

一句话核心观点：通过 12 个专业化 Skill 覆盖了 PCB 设计的完整流程——从原理图审查、EMC 分析、SPICE 仿真，到 BOM 管理、数据手册提取和制造文件输出，每个 Skill 解决一类具体问题，组合起来就是一套硬件工程师的 AI 工具箱。

一、为什么硬件工程师需要关注 AI 工具链

硬件设计有几个绕不开的痛点。原理图审查依赖资深工程师的经验，新手容易漏掉引脚交换、去耦缺失、网络不同步这类低级错误——而这类错误 DRC/ERC 根本查不出来。数据手册几百页，每次都要翻到引脚定义表、推荐电路图、绝对最大额定值那几页。BOM 管理更是一个 Excel 地狱：MPN 缺失、库存过期、替代料没标注、多个分销商价比价来回切换。EMC 设计则长期处于"拍脑袋→送实验室→整改→再送"的烧钱循环。

AI 工具链不是替代工程师——电路设计决策、拓扑选择、器件选型的最终判断权始终在人手里。AI 做的是"永远不累的第二双眼睛"：逐引脚比对数据手册和原理图、自动检查 44 条 EMC 规则、一键同步四家分销商的库存和价格。

每个 Skill 是一个独立的工具 Agent——能读 KiCad 文件、运行分析脚本、检索数据手册 API、生成结构化报告。你说一句话，它调一堆工具。

本文逐一介绍 12 个 Skill 的能力、触发方式和实战场景。

二、技能总览：三层架构

三、核心分析层：让 AI 审查你的设计

这一层的三个 Skill 是投入产出比最高的——直接帮你发现人眼容易漏掉的问题。

3.1 kicad：把原理图和 PCB 变成可查询的数据

kicad 是整套工具链的核心引擎。它解析 .kicad_sch 和 .kicad_pcb 文件，输出结构化 JSON，包含元件清单、网络拓扑、子电路识别、IC 引脚映射、PDN 阻抗、功耗估算等。

但它真正的价值不在于"能分析什么"，而在于能发现什么。三个最有说服力的场景：

引脚级交叉验证。 一个 STM32 的 GPIO 引脚在原理图上接了 I2C 的 SDA，AI 会同时检查：PCB 上的这个引脚是否确实通过走线和 I2C 上拉电阻的焊盘连通、数据手册里这个引脚是否真的可以复用为 I2C。如果库符号的引脚编号和数据手册不一致——原理图、PCB、DRC 全部通过，但板子回来不工作——这是最危险的一类 bug，也是 AI 交叉分析最能发挥价值的地方。

schematic ↔ PCB 同步检查。 原理图改了某个电阻从 10k 变 4.7k，但 PCB 没有同步更新；或者元件数量对不上——原理图 87 个元件、PCB 只有 85 个 footprint。这类问题 DRC 完全沉默，但交叉分析直接标红。

What-if 参数扫描。 原理图上 RC 低通滤波器标注 R=10k、C=10nF，截止频率应该是 1.59kHz——但 AI 扫出来实际是 1.2kHz，因为 PCB 走线很可能引入了额外的寄生电容（AI 根据走线长度和层叠结构做了估算）。改了参数之后不需要重新跑完整分析，一句"把 R5 换成 4.7k 试试"就能即时看到新的截止频率和相位响应。

除了这三个核心场景，还有设计差异对比（diff_analysis.py：v1 vs v2 原理图改了什么)、元件生命周期审计（自动查 DigiKey/LCSC 看有没有停产料)、散热热点估算（根据 θJA + PCB 铜皮面积估算结温)。

3.2 emc：别等到暗室测试才发现问题

EMC 的痛点是人见人怕——原理图阶段看不出问题，PCB 画完也看不出问题，等到送实验室暗室测不过，改板子、重新打样、再测、再改，一个循环就是几千块加两周时间。

emc Skill 在原理图和 PCB 阶段就跑 44 条预合规规则，覆盖：接地平面完整性（单点接地 vs 多点接地、模数地分割)、去耦电容布局（距离 IC 电源引脚是否过远、容值选取是否合理)、开关电源的谐波辐射预估、差分对长度偏移（USB/LVDS/Ethernet/HDMI)、ESD 保护器件的走线路径、板边辐射。

支持的标准覆盖主流市场：FCC Part 15（美国)、CISPR 32（国际 ITE)、CISPR 25（车载)、MIL-STD-461G（军工)。

输出是按严重度分级的问题列表——每条有规则 ID、检测器名称、置信度标注（deterministic/heuristic/datasheet-backed)、整改建议。最实用的地方是：每条发现都标注了证据来源，你知道哪个是确定性结论、哪个是启发式推断、哪个有数据手册背书。不是说"这里可能有问题"，而是"你的去耦电容 C12 距离 U3 的 VCC 引脚 18mm，数据手册要求不超过 5mm"。

3.3 spice：几秒跑完你懒得手算的电路

很多硬件工程师的日常是：看到一个 RC 滤波器、一个运放增益级、一个晶振负载电容网络，"这个值对不对？"——然后翻出计算器手算。大部分时候值是对的，但总有几个地方算错了或者忘了算。

spice Skill 自动从原理图检测所有可仿真的子电路——RC/LC 滤波器、电压分压器、运放电路（同相放大、反相放大、积分器、补偿器)、晶振电路、H 桥——然后生成测试激励、批量运行仿真、对比设计值输出 pass/warn/fail。

实测一个设计审查场景：原理图上标注 RC 低通截止频率 1kHz，仿真跑出来实际是 1.2kHz——差了 20%，因为相邻电路引入了负载效应。这种偏差静态分析根本发现不了，但 SPICE 十秒出结果。

支持 ngspice、LTspice、Xyce，自动检测系统上装了哪个就用哪个。

四、物料管理层：立创搜料 + 立创制板

国内硬件工程师的标准链路是 LCSC（立创商城）+ JLCPCB（嘉立创）。bom Skill 协调所有分销商 Skill，你只需要告诉它偏好的供应商即可。

4.1 四个分销商，国内怎么选

datasheets Skill 从 PDF 数据手册中自动提取引脚表、电气特性、推荐电路，缓存为结构化 JSON——它是原理图审查的 ground truth。

4.2 配置项目偏好：让 AI 知道你的默认选择

每个 KiCad 项目下可以放一个 .kicad-happy.json 文件，设置供应商优先级和分析偏好。BOM Skill 会据此自动选择搜件顺序：

// .kicad-happy.json —— 放在 KiCad 项目根目录
{
  "project": {
    "name": "STM32 数据采集板",
    "number": "HW-2026-001",
    "revision": "1.0",
    "market": "cn"
  },
  "bom": {
    "preferred_suppliers": ["lcsc", "digikey", "mouser"]
  },
  "analysis": {
    "output_dir": "analysis",
    "retention": 5,
    "auto_diff": true
  }
}

关键字段说明：

• preferred_suppliers — 搜件顺序。["lcsc", "digikey"] 表示先在 LCSC 搜，搜不到再去 DigiKey。对国内生产场景，把 lcsc 放第一位
• market — 设 "cn" 后，EMC 检查默认使用 CISPR/GB 标准；制板默认选 JLCPCB
• analysis.output_dir — 分析结果存哪。默认 analysis/，建议 .gitignore 掉（可重新生成）
• analysis.retention — 保留最近几次分析运行。设 5 表示超过 5 次自动清理旧数据

你不需要手写这个文件。对 AI 说一句"配置这个项目为国内生产，优先 LCSC + JLCPCB"，它会自动创建 .kicad-happy.json。

4.3 典型物料工作流

说一句"给这个原理图补齐 MPN"，AI 的默认行为：

1. 读 .kicad-happy.json，确认供应商优先级（LCSC → DigiKey → Mouser）
2. 逐个元件分析缺失字段，去 LCSC 搜 C 编号
3. LCSC 没有的料，自动跳 DigiKey 搜
4. 验证封装/规格/电压/精度是否匹配
5. 写入原理图属性（MPN、Manufacturer、LCSC、DigiKey 字段）
6. 导出 BOM CSV，生成 JLCPCB 格式的订购文件

关键规则：MPN 是通用钥匙——不管从哪个分销商搜到的料，先填 MPN（制造商原始型号），再填各分销商的料号。这样导出 BOM 时，同一个 MPN 能自动关联多个分销商的备选料号。

五、文档与制造简述

kidoc 从 KiCad 项目一键生成 HDD（硬件设计说明)、设计审查报告、ICD（接口控制文档）等 8 种文档类型，自动渲染原理图/PCB SVG 并嵌入 PDF。

制板方面，国内首选 jlcpcb。它检查 JLCPCB 制造工艺约束（基础件 vs 扩展件识别、DFM 评分、最小线宽/线距)，生成 LCSC 料号对应的 BOM 和贴片坐标文件（CPL），直接上传下单。pcbway 作为备选，适合需要全球采购非 LCSC 元件的场景。

六、实战链路：从审查到投产

用一个具体场景串联全流程。假设拿到一个 STM32 + TPS61023 升压 + 传感器接口的四层板设计文件。

第一步：kicad 全分析。 原理图分析发现两个问题：TPS61023 的 EN 引脚通过一个电容接到了 +BATT，上电时序不确定（PP-001 规则，严重度 high），需要查数据手册确认 EN 引脚内部结构。同时有一颗 SOT-23 NPN 三极管原理图符号用的是 Q_NPN_BEC 引脚顺序，但没有填写 MPN——这个封装的 NPN 管市面上至少有 6 种引脚排列（BEC、BCE、EBC、ECB、CBE、CEB），不确认 MPN 就没法确定引脚和焊盘是否对应。

第二步：datasheets 同步。 下载 TPS61023 和所有 IC 的数据手册，AI 做引脚级验证。EN 引脚在数据手册第 3 页明确标注"内部 1MΩ 下拉"，所以原理图的浮空风险降低——但仍建议加一颗 100k 下拉电阻确保完整上电时序。

第三步：emc 预合规。 发现去耦电容 C12 距离 U3 的 VCC 引脚 18mm，远超过推荐值 5mm。10nF 和 100nF 的容值搭配合理，但 C12 的位置需要调整。TPS61023 的开关节点走线过长，可能在中频段产生辐射——emc 输出标注 "check switching node loop area at 1.2MHz and harmonics"。

第四步：spice 仿真。 自动检测到两个 RC 滤波器和一组反馈分压网络。滤波器截止频率 993Hz（设计值 1kHz，偏差 0.7%，OK）。TPS61023 的反馈电阻 R1=1M、R2=100k，Vout 计算值 5.1V（设计值 5V，偏差 2%，在 ±5% 容差内，pass）。

第五步：bom 补齐 MPN，导出 JLCPCB 文件。 AI 先在 LCSC 搜所有料号——电阻电容等基础件全部命中（C 编号），TPS61023 和 STM32 也搜到对应料号。一颗 SOT-23 NPN 三极管在 LCSC 搜到 30+ 个同封装型号——AI 根据"通用开关管、Ic≥100mA、Vce≥40V"筛选出 3 个候选，列出价格和库存让你选。BOM CSV 导出后，jlcpcb Skill 生成贴片坐标文件（CPL），识别出一颗不在 LCSC 基础库的钽电容标记为"扩展件"，提示需要确认贴装费用。整条链路跑下来，AI 自动分析过程约 15 分钟（不含工程师审核决策的时间）。

七、总结与上手建议

不需要一次性学会全部 12 个 Skill。按国内生产的典型路径逐步上手：

1. 先学 kicad——打开项目说一句"帮我审查这块板子"，看看 AI 能发现什么。这是所有分析的基础。
2. 再配置项目偏好——"配置这个项目为国内生产，优先 LCSC + JLCPCB"。AI 自动创建 .kicad-happy.json，后续所有物料操作都按这个优先级走。LCSC 免 API Key，零门槛。
3. 再学 bom——随便找一个 MPN 缺失的元件，让 AI 去 LCSC 帮你搜料号，体会"一句话补齐 BOM"。
4. 按需扩展——四层以上高速板优先学 emc，有模拟电路优先学 spice，需要正式文档输出再学 kidoc。

上手前提很简单：安装 Claude Code、项目用 KiCad 6+ 格式、系统装有 Python 3.9+、在项目目录下打开会话即可。LCSC 免 API Key，DigiKey 需要 Client ID/Secret（在得捷官网免费申请）。JLCPCB 不需要额外配置——BOM 有 LCSC 料号就能直接导出贴装文件。

一个最重要的提醒：AI 的分析结果必须由工程师做最终判断。 数据手册才是 ground truth，不是 AI 输出，也不是 KiCad 库符号。kicad 分析器的每一项发现都标注了置信度（deterministic / heuristic / datasheet-backed）和证据来源——标注 datasheet-backed 的结论可靠度最高，但关键参数仍建议对照数据手册原文确认；标注 heuristic 的结论需要你翻数据手册确认。