运放不短接 IN-和 OUT 可以构成负反馈吗？（以MAX1452内部设计为例）

在MAX1452 这个芯片数据手册的最后，官方给了一个有趣的内部框图，在细看之下，看到了一个有趣的设计，这里拿出来讨论一下。

先看完整的样子

先看完整的样子

其实不算复杂，只是有 4 个 DAC 做补偿，看起来很复杂而已，有趣的地方在：

在这里

在这里

其实这个结构很简单，就是 DAC 到 OP，然后控制两个 MOS 管（电流镜）对完输出电流，但是这个 OP 的接线方式是在 IN-，所以这里是官方的错误，还是正确的选择呢？

步入正题

右上端 “−” ：运放 IN−
右下端 “+” ：运放 IN+
左侧尖端   ：运放输出

因此这个环路是：

FSO DAC 设定电压 VDAC
        │
        ▼
      运放 IN−

ISRC 实际电压 VSENSE
        │
        ▼
      运放 IN+

运放输出
   ↓
控制 P 沟道 MOSFET T1
   ↓
形成参考电流
   ↓
改变 ISRC 节点电压
   ↓
反馈到 IN+

如果上面的论述没有看明白，那到这里可能马上也反应过来了：

通常不是“参考电压接 ，反馈接 ”吗？为什么这里反过来了？

关键原因是：后面的执行器是 P 沟道 MOSFET，控制方向本身带了一次反相（有 PMOS 的地方就有这些奇怪的问题）；实际上在书上都说 PMOS 的结构大家不常用，笑死，怎么不常用，雷霆常用！

运放
 ↓
P-MOS T1
 ↓
参考电阻 RISRC / RSTC
 ↓
形成参考电流
 ↓
T2 电流镜放大

所以整个结构可以抽象成：

VDAC
  │
  ▼
[误差比较器]
  │
  ▼
[PMOS T1]
  │
  ▼
[电阻 RISRC]
  │
  ▼
VSENSE
  │
  └────────反馈

文档中对这部分的描述也是：FSO DAC 通过 U1 构成反馈环路，T1 产生参考电流，随后由 T2 按比例镜像成桥驱动电流。

这时候关键来了： P 沟道 MOSFET 的控制方向和 N 沟道相反

在一个应用文档里面写了这个驱动部分的内容

在一个应用文档里面写了这个驱动部分的内容

PMOS 导通减弱
↓
参考电流减小
↓
RISRC 上电压下降
↓
VISRC 下降

于是原来：

被拉回去，所以这是稳定的负反馈。

也就是说，其实—的调整，还是可以被+感应到，在外部形成了负反馈过程。

为什么它看起来像“正反馈”，实际上却是负反馈？

因为只盯着运放看输出节点反馈到 IN+；很容易认为：

“这不是正反馈吗？”

但判断正反馈或负反馈，不能只看反馈接到了 还是 ，必须看完整环路的总极性。（这里可以看杨建国老师的书，一开始也介绍了）

VISRC ↑
  ↓
运放输出 ↑
  ↓
PMOS 电流 ↓
  ↓
VISRC ↓

最后抵消了原来的变化，因此是负反馈；可以把它理解成“多了一次反相”，普通运放控制 NPN 或 NMOS：控制电压 ↑→ 电流 ↑→ 输出电压 ↑，执行器是正增益。

因此一般采用：

参考 → IN+
反馈 → IN−

但这里使用高边 P-MOS：控制电压 ↑→ PMOS 电流 ↓→ 输出电压 ↓执行器具有负增益；因此比较器极性要交换：

参考 → IN−
反馈 → IN+

否则才会真正变成正反馈。

假如把 DAC 接 IN+，反馈接 IN−，会发生什么？

假设改成：

VDAC → IN+
VISRC → IN−

现在如果：

$$V_{\mathrm{ISRC}}<v_{\mathrm{dac}} $$="" 运放认为输出应该升高：VOP ↑

但是 P-MOS 的结果却是：VG ↑→ PMOS 关小→ 电流下降→ VISRC 进一步下降；于是：VISRC 低→ 运放输出更高→ PMOS 更关 → VISRC 更低，这才是真正的正反馈。

最终通常直接饱和到一端，所以图里的接法并没有画反，反而正是因为用了高边 PMOS，才必须这样接。

人为让反馈量升高一点，然后沿完整环路走一圈，看系统最终是继续让它升高，还是把它压回来。

小结

嗯。。。没什么好说的，反正就是这些结构，来回倒腾。