- 综合排序
- 最热优先
- 最新优先
- 来自专栏Lauren的FPGA
如何在HLS中使用AXI4-Stream接口
AXI4-Stream接口在进行数据传输时是顺序传输的，类似于FIFO，先进先出，这意味着需要映射为AXI4-Stream接口的函数形参只能被读取或只能被写入（赋值）。 同时，AXI4-Stream传输数据的位宽是按Byte（字节）对其的，这意味着如果数据位宽不是8的整数倍，那么就需要对数据进行扩展，类如，若数据是12-bit，就需要将其扩展为16-bit，具体是高4位补零还是符号位扩展取决于传输数据是无符号数还是有符号数 再来看一下AXI4-Stream是如何工作的。如下图所示。Producer和Consumer之间只有数据通道TDATA和其他握手信号如TREADY、TLAST、TVALID。 注：既然是将函数形参设置为AXI4-Stream接口，这就要求该函数必须的待综合的顶层函数。 如果需要使用AXI4-Stream接口，就不得不用Vitis HLS的库HLS::stream。 Vitis HLS提供了两种方式用于将形参映射为AXI4-Stream接口。第一种是通过Pragma INTERFACE设置，此时需要在C++代码里使用HLS Stream库，如下所示。
2.1K10编辑于 2022-12-21 - 来自专栏FPGA技术江湖
构建自定义 AXI4-Stream FIR 滤波器
构建自定义 AXI4-Stream FIR 滤波器 副标题：优秀的IC/FPGA开源项目(五)-在Vivado中构建自定义 AXI4-Stream FIR 滤波器 IP 《优秀的IC/FPGA开源项目》 将自定义 RTL 添加到 AXI4-Stream IP 从Flow Navigator中选择Add Sources添加我们要设计的 FIR Verilog 文件。 在设计之前，需要将几个默认未启用的可选 AXI4-Stream 接口信号添加到主 AXI 端口和从 AXI 端口。 大多数 DSP IP 模块，例如 DDS 利用了 AXI4-Stream 额外的keep 和 tlast信号。 添加这些可选信号很简单，但最初并不清楚。 另一点需要注意的是，AXI4-Stream 接口的功能需要进行一些修改，以便将 tkeep 和 tlast 信号功能添加到主 AXI 接口和从 AXI 接口。
84110编辑于 2024-12-11 - 来自专栏防止网络攻击
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
摄像头模组；FPGA采集OV5640摄像头视频DVP转RGB888，调用Zynq软核的片内i2c控制器将OV5640配置为1280x720@30Hz分辨率；然后调用Xilinx官方的Video In to AXI4 -Stream IP核将RGB视频流转换为AXI4-Stream视频流；然后调用Xilinx官方的Video Processing Subsystem IP核将输入视频进行任意尺寸图像缩放操作，该操作通过 将视频做PS侧DDR3的视频缓存操作，调用Zynq将VDMA配置为三帧缓存，其本质为通过AXI_Lite 做寄存器配置；然后调用Xilinx官方的Video Timing Controller IP和AXI4 -Stream to Video Out IP将AXI4-Stream视频流转换为RGB视频流；然后添加自定义的HDMI发送IP将RGB视频转换为TMDS的差分视频送显示器显示；提供一套vivado2019.1 -Stream IP核将RGB视频流转换为AXI4-Stream视频流；然后调用Xilinx官方的Video Processing Subsystem IP核将输入视频进行任意尺寸图像缩放操作，该操作通过
1.3K10编辑于 2024-01-16 - 来自专栏电子狂人
System Generator系列之使用AXI接口和IPI（一）
本次的设计使用了以下的AXI接口： AXI4-Stream接口使用的输入端口名为s-axis_source_*，所有Gateway In和Out的信号均以相同的名字（s_axis_source_）为前缀 所有端口的后缀是为有效的AXI4-Stream接口信号名称（tready, tvalid, tlast 和 tdata）。 --类似的，AXI4-Stream接口使用的输出端口名为m_axis_dout_*。
1.1K20发布于 2020-06-29 - 来自专栏FPGA探索者
Xilinx FPGA AXI4总线（一）介绍【AXI4】【AXI4-Lite】【AXI-Stream】
如读写DDR、使用BRAM控制器读写BRAM等），为了区别，有时候也叫这个为 AXI4-Full； AXI4-Lite：用于简单、低吞吐量的内存映射通信（例如，与控制寄存器和状态寄存器之间的通信）； AXI4 AXI4-Stream AXI4-Stream 协议针对主系统向从系统进行单向数据传输，流式数据（比如视频流）。 AXI4-Stream协议为流数据的传输定义了单个通道，与AXI4不同，AXI4-Stream接口可以突发无限数量的数据。
7.2K10发布于 2021-03-29 - 来自专栏FPGA开源工作室
基于FPGA的两种SDI视频方案（GTX+外接芯片）
(1) 初始化VDMA，将采集到的视频数据缓存至DDR，并将视频数据搬运至AXI4-Stream to Video Out IP核，再进行SDI视频输出。 ? 6.2 Video In to AXI4-Stream IP核 本案例使用Video In to AXI4-Stream IP核将并行视频信号转换为AXI4-Stream视频流。 Video In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》，具体配置说明如下。 6.3 AXI4-Stream to Video Out IP核 本案例使用AXI4-Stream to Video Out IP核将AXI4-Stream视频流转化为并行视频信号。 AXI4-Stream to Video Out IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg044_v_axis_vid_out.pdf》，具体配置说明如下。
7.9K11发布于 2021-02-24 - 来自专栏OpenFPGA
AXI总线详解-不同类型的DMA
a 兼容总线AXI4、AXI4-lite接口协议； b AXI4数据宽度支持32、64、128、256、512、1024； c AXI4-Stream 数据宽度支持8、16、32、64、128、256 data stream out8、16、32、64、128、256、512、1024AXI4-Stream master从VDMA侧到兼容AXI4-Stream流接口的数据传输；数据位宽必须不大于data data stream in8、16、32、64、128、256、512、1024AXI4-Stream slave从兼容AXI4-Stream流接口到VDMA侧的数据传输；数据位宽必须不大于data a 兼容AXI4-lite AXI4、AXI4-Stream总线接口协议； b 可选的普通传输模式和S/G模式； c 数据宽度可至1024； d 可选AXI控制流和状态流； e 两通道是独立、全双工的 Data Stream In 32、64、 128、 256、512、 1024 AXI4- Stream Slave从兼容AXI4-Stream的流接口到DMA侧的数据传输；数据位宽必须不大于data
4.7K31发布于 2020-09-27 - 来自专栏FPGA开源工作室
XilinxFloating-Point IP
3 AXI4-Stream Protocol 使用AXI4-Stream接口带来了标准化，并增强了Xilinx IP LogiCORE™解决方案的互操作性。 除了诸如aclk，acclken和aseten之类的常规控制信号外，所有往返于浮点运算符核心的输入和输出均使用AXI4-Stream通道进行传输。 Basic Handshake： 如下图所示，在AXI4-Stream通道中的数据传输。 TVALID由通道的源（主）侧驱动，而TREADY由接收器（从属）驱动。
1.4K20发布于 2020-03-06 - 来自专栏FPGA/ARM/DSP技术专栏
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
图 39Video In to AXI4-Stream IP核本案例使用Video In to AXI4-Stream IP核将并行视频信号转换为AXI4-Stream视频流。 Video In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》，具体配置说明如下。 图 40AXI4-Stream to Video Out IP核本案例使用AXI4-Stream to Video Out IP核将AXI4-Stream视频流转化为并行视频信号。 图 46由于Sensor Demosaic IP核视频数据输出格式为RBG，因此使用AXI4-Stream Subset Converter IP核将RBG转换成RGB，再进行视频输出。 图 47图 48AXI4-Stream Switch IP核本案例使用AXI4-Stream Switch IP核选择黑白或彩色CameraLink相机视频数据进行处理。
95840编辑于 2023-05-04 - 来自专栏摸鱼范式
深入AXI4总线- [五] AXI4的兄弟协议
AXI4-Lite 说起来同样是弟弟，AXI4-Lite （为了方便，以下简称 Lite）应该算是亲弟，AXI4-Stream （Stream）那只能算表弟了，因为 AXI4-S 和他们没住在一本 specification 比如这个 MAC 核，就可以同时看到二者 AXI4-Stream 之前也说了 Stream 住在另一本 specification 上： ? 独门独院，很舒服。 之前也说 AXI4-Lite 被砍的悲惨遭遇，其实 AXI4-Stream 被砍得尤其惨，不过与此同时也在另一方面得到了补强。 首先 AXI4-Stream 砍去了地址概念，Stream 将不再是一种 address mapped 的协议，而是一种点对点（或者一点对多点）数据流通信的协议。 AXI4-Stream 的基本信号机制与 AXI4 相同，比如握手机制。但为了适应面向数据流的传输，做了很多改变。
1.8K10发布于 2020-06-24 - 来自专栏设计模式
XDMA与FPGA：高效数据传输的艺术
AXI4与AXI4-Stream接口 AXI4接口 适用场景：适用于大数据量的异步传输，常与DDR内存配合使用。 特点：支持内存映射，适合需要随机访问数据的应用。 AXI4-Stream接口 适用场景：用于低延迟的数据流传输，如实时视频处理。 特点：提供连续的数据流传输，减少了数据传输的延迟。 通过与AXI4和AXI4-Stream接口的协同工作，XDMA进一步增强了FPGA在现代计算系统中的应用价值。
1.2K10编辑于 2024-12-20 - 来自专栏全栈程序员必看
fpga学习——zynq图像处理中的DVP流接口封装
-Stream signals input m_axis_video_aclk, // AXI4-Stream clock input m_axis_video_aresetn, // AXI4-Stream reset, active low output [15:0] m_axis_video_tdata, // AXI4-Stream data output m_axis_video_tvalid, // AXI4-Stream valid input // AXI4-Stream tkeep ); assign m_axis_video_tkeep = 2'b11; wire[15:0] cmos_d_16bit
2.1K10编辑于 2022-09-02 - 来自专栏FPGA开源工作室
xilinx FFT IP的介绍与仿真
图1 xilinx FFT IP 1）AXI4-Stream 介绍 AXI4-Stream接口带来了标准化，并增强了Xilinx IP LogiCORE解决方案的互操作性。 除了诸如aclk，acclken和aresetn之类的常规控制信号以及事件信号之外，到内核的所有输入和输出都通过AXI4-Stream通道进行传输。 图2 AXI4-Stream时序图 图2显示了在AXI4-Stream通道中的数据传输。TVALID由通道的源（主）端驱动，而TREADY由接收器（从属）驱动。
2.7K41发布于 2020-06-29 - 来自专栏瓜大三哥
AXI Bridge 和AXI Interconnect
它包括内存从AXI4映射到AXI4-Stream桥和AXI4-Stream的PCIe集成块. 从桥作为一个从设备连接AXI4 Interconnect(IP)处理一些AXI4的读或者写请求操作。
7.5K81发布于 2018-02-24 - 来自专栏FPGA/ARM/DSP技术专栏
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
图 39Video In to AXI4-Stream IP核本案例使用Video In to AXI4-Stream IP核将并行视频信号转换为AXI4-Stream视频流。 Video In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》，具体配置说明如下。 图 40AXI4-Stream to Video Out IP核本案例使用AXI4-Stream to Video Out IP核将AXI4-Stream视频流转化为并行视频信号。 图 46由于Sensor Demosaic IP核视频数据输出格式为RBG，因此使用AXI4-Stream Subset Converter IP核将RBG转换成RGB，再进行视频输出。 图 47图 48AXI4-Stream Switch IP核本案例使用AXI4-Stream Switch IP核选择黑白或彩色CameraLink相机视频数据进行处理。
50510编辑于 2024-07-30 - 来自专栏瓜大三哥
Auraro UFC(用户流量控制)
2 Transmitting UFC Messages 发送UFC 消息 UFC 接口的RX 侧由一组AXI4-Stream 端口组成，允许UFC 消息被读取为一个帧。 3 Receiving User Flow Control Messages(接收用户流控制消息) 当Aurora 8B/10B 内核接收到UFC 消息时，它将通过专用UFC AXI4-Stream 接口将数据传递给用户应用程序
2.5K30发布于 2018-12-13 - 来自专栏FPGA开源工作室
Zynq-7000电子相册的实现
它提供了高带宽的直接内存存取在内存和支持AXI4-Stream video的目标互联。如下图所示既是一个axi_vdma IP。 ? 如下图所示，它是AXI VDMA结构框图。 ? 一个可配置的异步行缓冲区用于在之前临时保存像素数据把它写在AXI4 Memory Map接口或AXI4-Stream接口上。 在写路径中，AXI VDMA接受AXI4-stream slave接口的帧使用AXI4 Master接口将其写到系统内存中。 在读路径中，AXI VDMA使用AXI4 Master接口从系统内存读帧和输出在AXI4-Stream Master接口上。 Read (MM2S) Path Timing ? 1.3 AXI4-Stream to Video Out IP 的介绍 该模块主要是将AXI4-stream 转换为视频输出模块。模块图如下。 ? 2 电子相册的实现 ? 整个模块图如上图所示。
1.7K30发布于 2019-10-29 SURF：SLAC 开源 FPGA 与 ASIC 通用 RTL 框架详解
该库包含： 以太网协议栈 IP：支持 IPv4, ARP, DHCP, ICMP, UDP 等协议 AXI4 / AXI4-Lite / AXI4-Stream 基础设施：包括 crossbar、DMA AXI 系列库 支持不同 AXI 协议族，包括 AXI4：主从接口、DMA、FIFO 等 AXI4-Lite：轻量控制总线 AXI4-Stream：高带宽数据流管线 Serial Protocols
11010编辑于 2026-03-23- 来自专栏OpenFPGA
AXI接口协议详解-AXI总线、接口、协议
AXI4-Stream：（For high-speed streaming data.）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。 而AXI4-Stream总线的组成有： （1） ACLK信号：总线时钟，上升沿有效； （2） ARESETN信号：总线复位，低电平有效 （3） TREADY信号：从机告诉主机做好传输准备； （4） TDATA 对于AXI4-Stream总线命名而言，除了总线时钟和总线复位，其他的信号线都是以T字母开头，后面跟上一个有意义的单词，看清这一点后，能帮助记忆每个信号线的意义。 虽然说AXI4， AXI4-Lite， AXI4-Stream都是AXI4协议，但是各自细节上还是不同的。 AXI4和AXi4-stream都支持三种握手机制，但其具体的总线结构是不同的，详情在后文中会介绍。这三种握手机制分别是： （1） VALID 先变高 READY 后变高。时序图如下： ?
14.4K53发布于 2020-09-10 - 来自专栏FPGA探索者
Xilinx FPGA AXI4总线（三）——握手机制、通道依赖性及AXI-Lite握手实例
如读写DDR、使用BRAM控制器读写BRAM等），为了区别，有时候也叫这个为 AXI4-Full； AXI4-Lite：用于简单、低吞吐量的内存映射通信（例如，与控制寄存器和状态寄存器之间的通信）； AXI4 -Stream ：高速流数据（视频、图像等流式数据）； AXI4、AXI4-Lite和AXI4-Stream均使用Ready、Valid握手机制进行通信。 AXI4 总线和 AXI4-Lite 总线都有 5 个通道（AXI4-Stream 取消了通道），AXI4 和 AXI4-Lite 通道的相同部分： （1）写地址通道（AW），包含AWVALID，AWADDR AXI4、AXI4-Lite和AXI4-Stream均使用Ready、Valid握手机制进行通信。
4.5K32发布于 2021-04-15
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号