- 综合排序
- 最热优先
- 最新优先
- 来自专栏瓜大三哥
How do I reset my FPGA?
The RTL code that infers the flip-flop also infers the type of reset a flip-flop will use. by the FDCE or FDPE flip-flop primitive). When the SR port is asserted, the flip-flop output is forced to the SRVAL attribute of the flip-flop You can infer flip-flop initialization values from RTL code. , which is the value loaded into the flip-flop during configuration. ?
86320发布于 2021-01-12 - 来自专栏科学计算
大家一致避免使用的锁存器为什么依然存在于FPGA中？我们对锁存器有什么误解？
触发器 什么是触发器 触发器（Flip-Flop，简写为 FF），也叫双稳态门，又称双稳态触发器。 ，另外一半只能被配置为Flip-Flop。 比如7系列FPGA中，一个Slice中有8个Flip-Flop，如果被配置成了Latch，该Slice的另外4个Flip-Flop就不能用了。这样确实造成了资源的浪费。 ? image 在UltraScale的FPGA中，所有的storage element都可以被配置成Flip-Flop和Latch。 ? 最后要说明的一点是：锁存器虽然在FPGA中不怎么被使用，但在CPU中却很常见，因为锁存器比Flip-Flop快很多。
2.2K22发布于 2020-06-29 - 来自专栏OpenFPGA
关于xilinx wp275的理解
wp275 主要内容讲的是flip-flop怎么合理的应用。 3、对于2的一些讨论 其实xilinx的Flip-Flop有以下特性： ? 这里说一下FDRSE（FDCPE类似，FDRSE懂了，FDCPE也懂了） ? Xilinx的Flip-Flop就是这种FDRSE。对于在做综合时，reset优先级最高，set优先级中间，时钟时能优先级最低。
50410发布于 2021-02-26 - 来自专栏ExASIC
Pulse-latch approach reduces dynamic power
This article presents an elegant methodology using pulsed latch instead of flip-flop without altering In general, a flip-flop is used as the register. A conventional flip-flop is composed of two latches (master and slave) triggered by a clock signal. Flip-flop synchronization with the clock edge is widely used because it is matched with static timing clock waveform triggers a latch, the latch is synchronized with the clock similarly to edge-triggered flip-flop
1.5K10发布于 2020-07-17 - 来自专栏摸鱼范式
《数字集成电路静态时序分析基础》笔记⑦
input port to flip-flop ? 时序检查之前，由于外部没有时钟设定，要先设定虚拟时钟 ? 时序报告如下 ? ? flipflop to output ? 但是存在一些区别，保持时间是在launch flip-flop和captured flip-flop的同一个时钟边沿进行检查，因此保持时间检查与时钟周期无关。 ? 路径分析 ? 保持时间检查 ?
1.8K20发布于 2020-06-24 - 来自专栏FPGA探索者
DFT（Design for Test）可测性设计【FPGA探索者】
的主要目的是发现芯片在生产过程中出现的缺陷； D、寄存器扫描链是一种常用的 DFT 技术； 答案：A 解析： （A）DFT 能够覆盖电路时序问题 DFT 的 Scan Chain 扫描链：针对时序电路，测试寄存器（Flip-Flop （D）常见的可测性设计技术（Design for Test） Scan Chain 扫描链，针对时序电路，测试寄存器（Flip-Flop）和组合逻辑； MBIST 存储器内建自测试，测试芯片内的 rom
3.8K30发布于 2021-05-26 - 来自专栏OpenFPGA
Verilog时序逻辑硬件建模设计（一）锁存器D-latch和触发器Flip-Flop
Verilog时序逻辑硬件建模设计（一）锁存器D-latch和触发器Flip-Flop 没有任何寄存器逻辑，RTL设计是不完整的。 X Qn-1 ~Qn−1 图5.5负电平触发D锁存器 图5.6负电平触发D锁存器的时序 示例5.2负电平触发D锁存器的可综合verilog RTL 图5.7负电平触发锁存器的综合硬件 触发器Flip-Flop
2.4K20编辑于 2022-03-11 - 来自专栏FPGA探索者
Xilinx 7 系列 FPGA 底层资源-- 内部结构之CLB（LUT查找表、Flip-Flop、进位链、MUX）
可配置逻辑单元 2.1 6 输入查找表（LUT6） 2.2 选择器（MUX） 2.3 进位链（Carry Chain） 2.4 触发器（Flip-Flop） 参考文献 一直以来，觉得自己关于 FPGA SLICEL 和 SLICEM 内部都包含 4 个 6 输入查找表（Look-Up-Table，LUT6）、3 个数据选择器（MUX）、1 个进位链（Carry Chain）和 8 个触发器（Flip-Flop 2.4 触发器（Flip-Flop） 每个 SLICE 中有 8 个触发器。 这 8 个触发器可分为两大类：4 个只能配置为边沿敏感的 D 触发器（Flip-Flop）和 4 个即可配置为边沿敏感的 D 触发器又可配置为电平敏感的锁存器（Flop & Latch）。
7.6K21发布于 2021-04-29 - 来自专栏帅云霓的技术小屋
软硬件融合技术内幕 进阶篇 (9) —— 中国人民的骄傲
XCU25本身提供64K个CLB (configurable logic blocks) ，每个CLB可以包含8个6路输入的LUT(LookUp Table，用于实现组合逻辑)，16个Flip-flop 如图，开发者可以对LUT6(包括2个LUT5)进行编程，生成特定的组合逻辑，再将LUT6的输出O5和O6连接到两个Flip-flop触发器，影响其状态。图中2个触发器可以构成4种状态。 那么，利用FPGA的Flip-flop触发器，以及LUT组合逻辑计算器，就可以很容易地实现这一类常用算法了。
59430编辑于 2022-12-13 - 来自专栏OpenFPGA
‘SHIT’上最全有限状态机设计研究（四）-时钟同步状态机设计1
第四步，Choose flip-flop type, construct excitation equations （选择触发器类型，构造激励方程） ? transition/output table（转移/输出表） Derive transition equations and output equations （导出转移方程和输出方程） Choose flip-flop
95810发布于 2020-06-30 - 来自专栏FPGA探索者
2020年大疆芯片开发（一）【FPGA资源】【存储器问题】【Source clock latency 约束】
Xilinx 7 系列的 FPGA 的基础资源： （1）LUT：Look Up Table，查找表，用于组合逻辑； （2）Flip-Flop：触发器，可配置成 reg 寄存器，也可用作 Latch 锁存器 MUX：选择器； （5）BRAM：Block RAM，块 RAM 存储； （6）DSP：大位宽快速乘法，乘累加等； 参考： Xilinx 7 系列 FPGA 底层资源-- 内部结构之CLB（LUT查找表、Flip-Flop
1.3K30发布于 2021-05-26 - 来自专栏DrugOne
Nat. Commun. | 人工智能引导的脂质翻转与膜纳米孔形成的跃迁路径采样
DRUGONE 脂质在膜双层两侧之间的自发跨膜转移（flip-flop）是维持生物膜不对称性的关键过程，但其发生频率极低，实验和传统分子动力学方法均难以直接捕捉其分子机制。 图 1｜ 脂质翻转（flip-flop）分子动力学模拟。 方法 研究人员采用 AIMMD 框架，将跃迁路径采样与深度神经网络相结合，在分子动力学模拟过程中在线学习脂质跨膜转移的“承诺概率”。 AI-guided transition path sampling of lipid flip-flop and membrane nanoporation.
19010编辑于 2025-12-31 - 来自专栏企鹅号快讯
verilog编程要素整理时刻牢记
过程性赋值的赋值对象有可能综合成wire, latch,和flip-flop，取决于具体状况。如，时钟控制下的非阻塞赋值综合成flip-flop。 过程性赋值语句中的任何延时在综合时都将忽略。
1.5K80发布于 2018-01-16 - 来自专栏根究FPGA
触发器与锁存器
一、触发器 触发器(Flip-Flop，简称为FF)，也叫双稳态门，包含两种状态，保持态和转化态，在保持态下输出会维持在当前状态不改变，而在转化态下输出会按规律改变。 ?
1.7K60发布于 2020-06-30 - 来自专栏FPGA探索者
数字IC笔试题（5）——静态时序分析【hold time裕量计算】【时序违例计算】
下面的电路中，flip-flop 2 的 hold time margin 是多少 ns？
3.1K20发布于 2021-10-25 - 来自专栏用户7494468的专栏
FPGA逻辑设计回顾（5）多比特信号的CDC处理方式之MUX同步器
两级寄存器同步，即 two flip-flop synchronizer ； 下面介绍一种对多比特信号的跨时钟域处理方法，我们称之为MUX同步器，英文名叫：Mux synchronizer，它适用的场景理论上也得是让目的时钟域能检测到数据 clkA 转到 clkB(不论谁的频率快慢都一样)，我们通过 data bus 的 valid 信号(属于clkA)，也就是图中的 data enable A，将 data enable A 使用 two flip-flop synchronizer 跨到 clkB，也就是 data enable B，并且使用 data enable B当作最右边DFF的 flip-flop enable 信号(在图中使用mux来示意)，
2.6K21发布于 2021-01-26 - 来自专栏科学计算
FPGA复位的正确打开方式
其实Xilinx FPGA在系统上电配置时，会有一个GSR(Global Set/Reset)的信号，这个信号有以下几个特点： 预布线 高扇出 可靠的 这个信号可初始化所有的cell，包括所有的Flip-Flop 如果我们在程序里用自己生成的复位信号，也只能复位Flip-Flop。 这个GSR信号我们可以在程序中通过实例化STARTUP直接调用，但Xilinx并不推荐这么使用。 ?
1.1K20发布于 2020-06-30 - 来自专栏FPGA探索者
数字IC前端设计流程及工具【RTL设计+功能仿真】【综合】【DFT】【形式验证】【STA静态时序分析】
DFT 可测性设计 DFT（Design for Test）可测性设计，为了测试而加入的设计，常见技术 ： （1）Scan Chain（扫描链），针对时序电路，测试寄存器（Flip-Flop）和组合逻辑
6.1K22发布于 2021-04-29 - 来自专栏Lauren的FPGA
一张图理解什么是好的设计层次
毕竟，设计顶层的寄存器可以使用SLICE里的Flip-flop实现，也可以使用IOB中的寄存器实现。这可根据时序需求进行选择。 ?
93740发布于 2019-10-31 - 来自专栏Lauren的FPGA
Vivado综合设置选项分析：-shreg_min_size和-no_srlextract
进一步，对于Delay的描述如下图所示：A delay line is a chain, each link of whichis an SRL16 followed by a flip-flop。
3.5K30发布于 2019-10-31
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号