首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • 来自专栏算法修养

    HOJ 2124 &POJ 2663Tri Tiling(动态规划)

    [n-2]+2*dp[n-4]+2*dp[n-6]+……2*dp[0]; 如果只拿这个方程去解肯定麻烦或者还可能超时 变形 dp[n-2]=3*dp[n-4]+2*(dp[n-6]+dp[n- 8]+…..dp[0]); dp[n-2]-dp[n-4]=2*(dp[n-4]+dp[n-6]+dp[n-8]+….dp[0]); dp[n]=4*dp[n-2]-dp[n-4]; 就搞定了

    668100发布于 2018-04-26
  • 来自专栏ReganYue's Blog

    【Java】【博弈问题】取球游戏

    >3 && f(n-3)==false) return true; if(n>7 && f(n-7)==false) return true; if(n>8 && f(n-

    55020发布于 2021-09-16
  • 来自专栏饶文津的专栏

    【CodeForces 472A】Design Tutorial: Learn from Math

    scanf("%d",&n); if(n%2){ printf("%d %d\n",9,n-9); }else{ printf("%d %d\n",8,n-

    38100发布于 2020-05-31
  • 来自专栏帮你学MatLab

    《Experiment with MATLAB》读书笔记(十)

    %% 绘制三维图(surf网格) figure for n = 9:12 subplot(2,2,n-8) %绘制2X2个图 %后一个参数表示顺序

    953120发布于 2018-04-18
  • 来自专栏ypw

    问题 B: 出租车费(详细讲解)

    n-4)*2<<endl; continue; } //八公里18>若继续坐8*2.4=19.2 //else if(n>8 && n<=12) cout<<18+2.4*(n-

    1.1K20发布于 2021-07-01
  • 来自专栏FPGA开源工作室

    数字信号处理之卷积

    例如,假设信号a[n]只在采样点8的位置有输入,且其输入值为-3,这就相当于把delta函数平移到8的位置,在乘以-3.用公式表示为:a[n] = -3 o[n-8]。 假如delta函数的脉冲反应为h[n],那么a[n]的脉冲反应为-3h[n-8]。 卷积就像数学的加减乘除一样,是一种形式化的数学运算。 每一个输入信号分量分解为单个脉冲函数,经过四个点的h[n]线性系统之后,其输出结果即为h[n]+2*h[n-1]+3*h[n-2]+4*h[n-3]+ h[n-4]+2*h[n-1-5]+3*h[n-6]+4*h[n-7]+5h[n-

    2.1K31发布于 2021-04-22
  • 讲解一下贪心算法

    8和6依次都没法装,不好意思,那就返回-1不妨设需要k8个8号袋子,k6个6号袋子,自然先装8号袋子(1)默认最开始k8=k6=-1,暂时都不符合条件(2)先装8号袋子:k8=N/8(3)那还余下M=N-

    34710编辑于 2024-11-19
  • 来自专栏Windows技术交流

    bcdedit,用于调整机器开机启动参数(安全模式、bootmenu显示名称、CPU、内存等)

    removememory 45056 执行bcdedit /deletevalue removememory进行复原 #当n=64时,削减56G、设置开机最大8G内存,算法是:削减的内存=总内存-可用内存=1024*(n-

    6.5K20编辑于 2021-12-25
  • 来自专栏FPGA技术江湖

    Vivado 使用Simulink设计FIR滤波器

    3)*(x(n-3)+x(n-12))+h(4)*(x(n-4)+x(n-11))+h(5)*(x(n-5)+x(n-10))+h(6)*(x(n-6)+x(n-9))+h(7)*(x(n-7)+x(n-

    72200编辑于 2024-11-28
  • 来自专栏FPGA技术江湖

    Vivado经典案例:使用Simulink设计FIR滤波器

    3)*(x(n-3)+x(n-12))+h(4)*(x(n-4)+x(n-11))+h(5)*(x(n-5)+x(n-10))+h(6)*(x(n-6)+x(n-9))+h(7)*(x(n-7)+x(n-

    2K20发布于 2020-12-29
  • 来自专栏FPGA技术江湖

    源码系列:基于FPGA的任意波形发生器(DDS)设计(附源工程)

    = addr + FWORD; end end /*将累加器器的地址的高八位赋值给输出的地址(ROM的地址*/ assign addr_out = addr[N-1:N-

    79110编辑于 2025-01-02
  • 来自专栏FPGA技术江湖

    源码系列:基于FPGA的任意波形发生器(DDS)设计(附源工程)

    = addr + FWORD; end end /*将累加器器的地址的高八位赋值给输出的地址(ROM的地址*/ assign addr_out = addr[N-1:N-

    4.1K10发布于 2020-12-30
  • 来自专栏数字IC小站

    带选通信号的同步FIFO(可综合RTL设计)

    这个是在深度为32时的情况,当深度为其他深度n时,则数值24应该改为n-8

    88130发布于 2020-07-01
领券