回答情况：
提问时间：
问题标签：
为了显示图像，我需要将VGA屏幕连接到Virtex-5 FPGA板。我知道如何将VGA与Spartan-3E启动板连接。但我不知道如何使用Virtex-5。
浏览 4修改于2015-11-17得票数 0
但现在我正在尝试使用virtex-5 ml505 xc5vlx110t board(ff1136)。显然，这个版本有virtex-5 ml505 xc5vlx110t board(ff1136)的软件包，但它在综合时给出了一个错误:没有找到此体系结构的许可证。而对于virtex-5 ml505 xc5vlx50板卡(Ff1136)，它却没有任何错误地综合相同的代码。我已经从Xilinx的网站更新了我的许可文件，但它没有帮助。
浏览 1提问于2015-11-23得票数 1
我在ISE项目导航器14.6中使用Xilinx 5版本的XC5VLX110T来测试一个简单的代码，但它总是给出实现设计错误：
module compare(clk ,x,yinput x,clk;
end
浏览 5修改于2015-10-21得票数 0
我可以访问两个Xilinx Virtex-5板，即ML501、ML506和ML510。我试着在网上搜索，但到目前为止我还没有找到任何有用的东西。
浏览 3提问于2013-11-04得票数 0
在FPGA Virtex-5或Virtex-7: C、C++、C++11、OpenCL、MPI上开发什么？通常用来做这个的主要是什么？
- ()
浏览 0修改于2013-09-14得票数 0
回答已采纳
在Xilinx文档(Virtex-5 FPGA ROCKETIO GTP收发信机)中，TX侧(图)有一个 FiFo缓冲器(相位调整和过采样)。
浏览 1提问于2018-05-23得票数 0
回答已采纳
根据virtex-5库指南，似乎要实例化LUT5_D，我需要编写一个适当的初始值，但只有一个初始值需要编程，所以实际上只会使用其中一个输出？或者这两个输出在任何时候都会给出相同的值？
浏览 0修改于2011-09-14得票数 1
回答已采纳
简介：
测试3显示了从Virtex-5到Kintex-7之间传输的OOB序列，但是没有发生ChipScope触发器事件-- Rx_ElectricalIdle仍然很高。
浏览 5提问于2014-08-14得票数 2
回答已采纳
我有一个矢量数组，我希望使用ISE 13.4将其存储在Virtex-5上的块RAM中。它是32Kb，应该可以放在1BRAM中，但它都存储在逻辑中。
浏览 4提问于2012-06-21得票数 2
回答已采纳
因为我可以使用RLOC将共享select信号的一个宽多路复用器(= 8个2对1多路复用器)打包到一个Virtex-5片中。我想把这两个宽的多路复用器打包成两片。
浏览 0提问于2012-03-10得票数 2
回答已采纳
aurora_module_i/TX_D等
我使用verilog，Active-HDL9.1专家(混合语言)，ISE 13.2 COREgen，Xilinx Virtex
浏览 1修改于2014-03-15得票数 2
回答已采纳
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号