VLSI 2026 Nvidia短课：硅光互联如何破解AI算力的带宽与功耗困局

一、AI算力扩张，互联成为核心瓶颈

过去几十年计算成本持续下降，但Dennard缩放的终结推动计算架构从通用CPU转向多核并行，GPU凭借极致并行性成为AI与超算的核心算力载体，当前全球排名前十的超级计算机中，已有9台采用GPU加速架构。

GPU单芯片性能的飞跃释放了AI能力，但AI模型规模在十年间增长了70000倍，前沿模型的训练与推理需要十万级GPU并行扩展。单芯片算力的提升必须配套网络能力的同步扩容，才能实现集群级的算力释放，网络已成为AI系统规模扩张的核心约束。

当前三类场景的网络需求呈现三重分化趋势：

- 传统数据中心采用以太网胖树拓扑，依托标准化组件与多厂商供应链，优先保障成本、可靠性与互操作性；

- 高性能计算场景采用InfiniBand或以太网方案，在标准化与定制化之间平衡，追求大规模部署下的性能表现；

- AI/ML集群则采用NVLink等定制化专有方案，面向集群整体性能做深度优化，以极致的scale-up能力为核心目标。

在现有scale-up架构中，铜缆互联凭借低成本与高可靠性成为机架内主流方案。以Blackwell GB200 NVL-72机架为例，72颗GPU搭配18颗NVSwitch，全部通过铜缆连接，但铜缆传输距离有限，导致聚合层级提升、功率密度攀升，最终限制了单域scale-up的规模上限。为此下一代Vera Rubin架构推出NVL576方案，采用两层全互联NVLink拓扑，L1层以下保留铜缆，L1层以上引入光互联，实现576颗GPU的单域scale-up。

行业整体呈现明确的演进规律：系统内芯片带宽每2-3年实现翻倍，若单位带宽的成本与功耗保持不变，收发器的总成本与总功耗将随带宽线性增长；GPU I/O带宽比交换芯片带宽低约4-5倍，但边缘带宽密度相当；GPU显存带宽与交换芯片带宽处于同一量级，这一能力依赖2.5D集成技术支撑的短距高效电链路。

二、硅光互联的三代集成演进路线

面对带宽与功耗的双重压力，光互联的集成度持续提升，形成了从可插拔光模块、共封装光学到中介层光学的清晰演进路径。

1. 可插拔光模块：成熟主流方案

可插拔光模块是行业长期沿用的成熟方案，光收发器位于板卡面板处，主机侧通过PCB上的长距电通道连接。该方案的核心优势在于技术成熟、标准体系与多厂商生态完善、部署灵活且可维护。

当前商用主流为1.6T OSFP模块，支持8路200Gb/s信号，采用双MPO连接器，面板处双排布局的带宽密度约0.1Tb/s/mm，单模块功耗低于30W，对应能效约19pJ/b。

该路线的缩放瓶颈正日益凸显，能效与带宽密度提升难度持续加大。行业演进方向包括：线性驱动光模块可实现最高2倍的能效提升；XPO MSA标准引入液冷散热，可实现4倍的密度提升。电通道层面，长距PCB链路已实现112Gb/s速率下0.5米以上通道4.5-6.5pJ/b的能效，224Gb/s速率下40dB插入损耗通道的模拟部分能效可达3pJ/b。

2. 共封装光学：封装级集成

共封装光学将光引擎与ASIC共同封装在有机基板上，主机侧接口缩短为有机多芯片模块上的短距通道。该方案通过缩短高损耗的电通道，支持更高效的线性驱动架构，同时提升带宽密度、降低收发器复杂度与成本、提升系统可靠性。

性能层面，112Gb/s速率下约50mm的短距通道，能效可达0.9-1.7pJ/b，带宽密度达到0.5-0.9Tb/s/mm，相比可插拔方案实现数倍提升。

3. 中介层上光学：2.5D深度集成

当带宽密度需求进一步提升，芯片的海岸线已无法满足带宽引出需求，光互联进一步演进为2.5D集成方案，即将光引擎集成在硅中介层上，与HBM的集成方式类似。

该方案的接口为硅中介层上的“慢而宽”通道，通过更高的通道密度、更低的单通道速率，实现更优的能效。性能层面，25-50Gb/s速率下1-2mm的互联通道，能效可达0.2-0.4pJ/b，带宽密度具备突破10Tb/s/mm的明确路径。

支撑2.5D集成的光子互联架构采用波长并行设计，在不牺牲光接口带宽密度的前提下保持低单波长速率，匹配芯粒间接口格式，同时优化电电路的功耗与面积；采用基于微环的多谐振器总线架构，实现紧凑的调制器结构，省去了传统方案中体积庞大的波分复用/解复用器件；额外的波长通道可用于时钟转发、激光器冗余等辅助功能。目前业界已有多家厂商推出基于微环调制器的DWDM链路成果。

三、全链路能效拆解：“慢而宽”与“快而窄”的定量对比

基于微环调制器的DWDM光链路，能耗由三部分构成：电路能耗、激光器能耗、热调谐能耗。报告定量对比了“提升单波长速率”与“增加波长通道数”两种扩容路径的能效差异。

1. 电路能耗

随着数据速率提升，反相器扇出带来的直流损耗增加，驱动与放大器级数增多；晶体管增益下降、芯片面积增大，需要引入更多电感峰化设计；码间干扰加剧，需要更复杂的均衡、DSP与前向纠错电路，传输延迟也同步上升。整体而言，速率越高，电路侧的每比特能耗越高。

2. 激光器能耗

激光器能耗分为调制损耗与接收灵敏度两部分。

调制损耗用相对光调制幅度衡量，微环谐振器的Q值越低，相同电光调制效率与驱动摆幅下，调制幅度越小。

固定波导结参数时，微环与总线的耦合系数决定谐振谱宽：耦合系数过低时，谐振深度不足限制调制幅度；耦合系数过高时，Q值过低限制调制幅度；在临界耦合附近调制幅度达到最优。该条件下，谱宽每翻倍，调制幅度劣化约3dB。若优化波导结参数，波导损耗与移相器电光效率通过Soref方程耦合，提高掺杂浓度可实现损耗与效率的同步缩放，此时谱宽每翻倍，调制幅度劣化约0.64dB。

接收灵敏度层面，理想热噪声限接收机若采用固定负载电阻，带宽翻倍时仅需将输入光功率提升√2倍即可维持信噪比，此时提升速率具备能效优势；但实际设计中，负载电阻会根据寄生电容调整为满足带宽要求的最大值，此时速率提升既无收益也无代价。而实际商用跨阻放大器存在两类热噪声源，遵循跨阻极限规律，热噪声电流与噪声带宽的三次方成正比，因此速率翻倍且维持相同信噪比时，激光器光功率需要提升约4.5dB。

综合调制损耗与接收灵敏度两方面，从100Gb/s NRZ降至25Gb/s NRZ，在相同激光器每比特能耗下，可获得超过4dB的链路余量，即“慢而宽”的波长并行方案在激光器能效上具备优势。

3. 热调谐能耗

微环谐振器与激光器均存在制造偏差与工作温度波动，需要热调谐电路维持波长对准，热调谐能耗是硅光链路的重要组成部分。

单通道场景下，制造偏差补偿需要在调谐功耗与良率之间做权衡，热调谐效率的核心参数是热阻，提升热阻可通过增强调谐器与波导的热耦合，或对调谐-波导系统做热隔离实现。工作温度波动方面，芯片工作温度低于最高工作温度时，需要持续加热维持微环谐振波长，平均调谐功耗与最高温-平均温的差值成正比。单通道下，热调谐的总功耗与调制速率无关，因此速率越高，每比特对应的调谐能耗越低。

多通道DWDM场景下，启动阶段每个微环平均需要调谐半个通道间距以对准激光波长；工作阶段，当芯片温度变化对应的波长偏移超过一个通道间距时，可通过重新分配激光波长降低调谐功耗，平均工作调谐功耗同样对应半个通道间距。多通道下每比特调谐能耗与通道数成正比，与数据速率成反比。

整体而言，若单通道链路的平均热调谐范围小于一个自由光谱范围，单通道方案的调谐能耗更优，但在多数场景下，热调谐并非能效对比的主导因素。

综合三类能耗的对比结论为：电路侧在100Gbaud速率以内，速率越低能耗越优；激光器侧速率翻倍需要约5dB的额外光功率，若通过增加波长通道扩容带来的额外损耗低于2dB，则多波长方案能效更优；热调谐对整体能效的影响幅度有限，需结合具体场景定量分析。

四、硅光的系统级收益与未来展望

英伟达自研了时钟转发型DWDM测试芯片，采用台积电COUPE 3D集成技术，将7nm工艺的电芯片与65nm SOI工艺的光子芯片键合集成。单根光纤支持8个数据波长加1个时钟波长，单波长速率32Gb/s NRZ，支持任意通道作为时钟通道传输，集成完整的热调谐与波长锁定控制电路。

性能测试结果显示，32Gb/s速率下，数据通道的接收灵敏度可达-16.5dBm OMA，时钟通道的接收灵敏度低至-20dBm OMA；全链路总能效为2.59pJ/b，估算集成激光器后总能效可达2.51pJ/b，其中激光器能耗0.76pJ/b，热调谐能耗0.49-0.57pJ/b，收发器、时钟与调谐电路能耗1.26pJ/b。该方案在岸线带宽密度、面积带宽密度与能效上，相较业界过往成果均有显著提升。

ISSCC 2026：Nvidia展示7nm EIC＋65nm PIC混合键合的256Gb/s DWDM 3D堆叠CPO光互连芯片

VLSI 2026 | NVIDIA 3D堆叠32Gbps NRZ光接收机：自定时DFE实现-18.5dBm OMA灵敏度与0.416pJ/b能效

VLSI 2026 | 英伟达3D堆叠硅光接收机突破：差分TIA实现32Gb/s下-17.3dBm灵敏度，能效低至0.484pJ/b

在系统级层面，报告以一颗200Tb/s的交换芯片为例，量化了不同光集成方案的I/O功耗差异：可插拔光模块搭配长距电接口方案，总I/O功耗约4000W，对应能效约16pJ/b；共封装光学方案总I/O功耗降至1200W，对应能效约5pJ/b；2.5D集成光学方案总I/O功耗进一步降至600W。可见共封装光学已能大幅降低系统I/O总功耗，2.5D集成光学则可进一步降低总功耗与封装内功耗，有效应对未来更高带宽下的散热挑战。

面向更长远的AI系统，硅光技术仍有多个演进方向：包括基于先进材料集成的更高效率、更紧凑调制器；集成光增益器件，如半导体光放大器、雪崩光电二极管、掺铒波导放大器；增强复用技术，包括更多波长通道、模拟双偏振、双向传输；光子交换技术；以及3D集成、光子中介层、晶圆级系统等更深度的集成架构。

报告最后给出核心结论：网络能力是未来AI系统持续扩容的核心支撑，光互联已经是分布式scale-out网络的重要组成部分；对于scale-up架构，光互联的长距离传输能力可简化系统热设计与机械设计，支撑更大规模的单域集群，但前提是持续降低光互联的功耗与成本；2.5D集成光子学具备明确的降本与提效路径，可通过晶圆级集成与封装实现规模化成本下降，通过全链路电光接口优化与极高的布线密度实现业界最低能效，但其落地对光子电路的密度与能效提出了极具挑战性的要求。