首页
学习
活动
专区
圈层
工具
发布
社区首页 >专栏 >中国首次定义芯片规则:“韬定律“到底说了什么?

中国首次定义芯片规则:“韬定律“到底说了什么?

作者头像
AI大眼萌
发布2026-06-01 15:44:47
发布2026-06-01 15:44:47
2830
举报

点击蓝字 关注我

热爱生活 热爱发现

本文:404字 阅读4分钟

2026年5月25日,上海。一场国际学术会议上,华为发布了一个让整个半导体行业侧目的新概念——"韬(τ)定律"

人民日报的评价是:中国在全球半导体领域首次提出指导产业发展的新原则

这不是一次简单的技术发布,而是一次产业范式的切换。我们从头说起。

摩尔定律的黄昏:物理和经济同时撞墙

1965年,英特尔创始人戈登·摩尔提出了那条统治半导体行业60年的铁律:集成电路上可容纳的晶体管数目,大约每两年翻一番,性能也同步提升一倍。

60年来,整个行业按照这个节拍器运转——芯片越做越小,性能越来越强,价格越来越低。你的手机比30年前的超级计算机还强大,就是这条定律的功劳。

但这条定律正在失效。

物理学不会无限让步。当晶体管尺寸逼近1纳米——差不多就是几个原子的宽度——量子隧穿效应开始作祟:电子不受控制地穿越晶体管的"墙壁",让开关变得不可靠。

更致命的是经济账。华为半导体总裁何庭波在演讲中指出:前沿芯片的设计预算已超过每颗10亿美元,而在最先进的制程节点上,每个晶体管的成本非但没有下降,反而不再下降。继续缩小尺寸,已经不再"划算"了。

韬定律横空出世:换一条赛道

何庭波提出的思路,用一个类比就很容易理解:

如果把芯片比作一座城市,晶体管是楼房,信号是穿行的车辆。摩尔定律的做法,是不断把楼房建得更小、更密,从而缩短车辆的通行距离。但楼已经小到极限了,再缩就塌了。

韬定律的做法,是不改变楼的大小,而是重新设计路网——把平铺的单层城市,变成立体多层的摩天大楼,让车辆走快速通道,缩短的不是"距离",而是"时间"

这就是"时间缩微"的核心思想。韬定律用希腊字母 τ(时间常数)命名,目标只有一个:系统性压缩信号在芯片内部的传播时延。用户关心的从来不是晶体管有多小,而是任务完成得有多快——韬定律正是从需求本质出发设定的优化方向。

核心论点:从几何标度到时间标度

半导体行业过去 60 年事实上优化的目标——晶体管面积——并不是端用户真正感受到的指标。真正的指标是时间。 几何缩小只是过去缩短时间的一种手段;当几何缩小遇到物理与经济双重瓶颈时,时间应当被显式地提升为"第一优化目标"。

核心公式

τ的分层分解

代际缩微规则

α缩微因子(非通用常数,场景相关)

应用场景

α值(每年)

功耗受限移动设备

≈1.3倍

安全关键型自动驾驶

≈1.5倍

AI工作负载

最高可达10倍

晶体管密度公式

密度总晶体管数芯片面积面积利用率

麒麟SoC设计的面积利用率为68%

逻辑折叠有效性判定式

折叠带来的τ缩减量必须大于垂直互连引入的开销。

四层τ优化目标

层级

时间常数

量级

核心优化内容

晶体管层

τ_transistor

皮秒级(10⁻¹²)

迁移率提升、应变工程、高κ/金属栅、GAA架构

电路层

τ_circuit

纳秒级(10⁻⁹)

低电阻率导体、低κ介质、垂直集成缩短线长

芯片层

τ_chip

微秒级(10⁻⁶)

架构选择、流水线深度、存储层级、片上互连

系统层

τ_system

秒级(1秒)

互连拓扑、协议栈和网络结构设计

τ的工作空间:时间上横跨约12个数量级,空间上覆盖从纳米到千米。

公式论文来源:He, Tingbo. “A Time Scaling Theory for Multi-Layer Electronic Systems.” ChinaXiv:202605.00224v1, posted 2026-05-25. https://chinaxiv.org/abs/202605.00224

逻辑折叠:让芯片从平房变摩天大楼

韬定律落地最核心的技术,叫"逻辑折叠"。

传统芯片设计是平面布局——计算单元、存储单元、模拟电路全部铺开在同一层。信号从一个模块传到另一个模块,要走很长的"走廊",就像单层平房里部门之间传文件,得穿过整条走廊。

逻辑折叠的做法,是把不同功能的电路垂直堆叠起来,把频繁通信的模块放在相邻的"楼层"。路径大幅缩短,RC延迟(电阻和寄生电容造成的信号传输等待时间)大幅降低。

华为已经用实际产品验证了这个技术的威力:在相同的7纳米制程下,使用逻辑折叠技术的芯片,晶体管密度提升了53.5%,能效提升了41%,最高频率提升了12.7%

通俗地说:不需要更先进的光刻机,在成熟制程上就能做出接近下一代工艺的性能。过去六年,华为已基于相关技术成功设计并量产了381款芯片。这就是韬定律最大的"破局点"。

一张表看懂:韬定律 vs 摩尔定律

两个定律到底有什么区别?我们整理了一张对比表:

对比维度

摩尔定律

韬(τ)定律

核心方向

缩小晶体管尺寸(空间缩微)

压缩信号传播延迟(时间缩微)

评价标准

晶体管数量/面积

系统延迟 τ + 晶体管密度

物理瓶颈

逼近1nm,量子隧穿

无本质物理瓶颈(架构优化)

对光刻机的依赖

极度依赖先进EUV光刻机

可在成熟制程上实现

经济性

单颗芯片设计超10亿美元

成本可控,边际收益不递减

适用阶段

制程不受限时期

后摩尔时代

两者的关系不是替代,而是互补。摩尔定律在物理极限面前逐渐失效,韬定律开辟了第二战场——不靠缩小尺寸,靠优化时间

上海交通大学研究员景乃锋评价说:韬定律并非物理定律,而是经过实践验证的芯片性能提升工程路线。它覆盖了近存计算、存算一体、三维芯片、芯粒等学术和工业界热点方向,核心都是解决"存储墙"问题,提升芯片能效。

对中国半导体意味着什么?

韬定律的发布,意义远超技术本身。

过去几十年,全球半导体行业的游戏规则由西方制定。从摩尔定律到国际器件与系统路线图(IRDS),整个产业的方向盘一直不在中国人手里。

韬定律的提出,是中国第一次在全球半导体领域制定产业级的演进原则。这体现了中国集成电路产业从"跟随"到"引领"的历史性转变。

更重要的是,这条技术路线不依赖先进光刻机。在外部限制持续存在的背景下,韬定律为中国芯片产业找到了一条"换道超车"的路径——在7纳米、14纳米等成熟制程上,通过架构创新实现等效于先进制程的性能。

华为给出的时间表是:到2031年,基于韬定律的高端芯片,晶体管密度将达到等效1.4纳米制程的水平

当然,这条路也面临挑战:三维堆叠带来的散热和应力问题、EDA工具的适配迭代、多芯片互连的信号一致性——都需要学术界和工业界持续投入。但方向对了,剩下的就是工程问题。

"韬"这个字选得很讲究。一重意思是"韬光养晦"——华为过去十年累计研发投入超9700亿元,韬定律不是灵光一现,而是长期积累后的集中爆发。另一重意思是"文韬武略"——何庭波说:"韬定律不是终点,而是新起点。"

好的产业定律,关键不在于谁来定义,而在于它能否真正推动产业向前走。

让我们携手共创更多美好时刻!

如果您发现这篇文章对您有所启发或帮助, 请不吝赐赞,为我【点赞】、【转发】、【关注】,带你一起玩转AI !后台回复知识库,获取AI大眼萌整理的AI知识库内容。

<您的点赞和在看,只有我能够看到。>

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2026-06-01,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 AI大眼萌 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
目录
  • 摩尔定律的黄昏:物理和经济同时撞墙
  • 韬定律横空出世:换一条赛道
  • 核心论点:从几何标度到时间标度
    • 核心公式
    • τ的分层分解
    • 代际缩微规则
    • α缩微因子(非通用常数,场景相关)
    • 晶体管密度公式
    • 逻辑折叠有效性判定式
    • 四层τ优化目标
  • 逻辑折叠:让芯片从平房变摩天大楼
  • 一张表看懂:韬定律 vs 摩尔定律
  • 对中国半导体意味着什么?
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档