ECTC 2026 A*STAR：双面探针法实现448 Gbps/lane共封装光学四类垂直互连全频段表征

面向下一代51.2 Tbps及以上规格交换芯片，单通道448 Gbps PAM4电互连成为刚需，对应信号带宽逼近110 GHz，垂直互连作为高速信号的垂直路由载体，其超高频段射频性能必须得到精准表征。传统垂直互连表征依赖背靠背测试结构配合多级去嵌入流程，存在误差累积、带宽上限受限的固有缺陷。

针对这一问题，研究团队采用直接双面探针测试法，对基板通孔（SUB-VIA）、塑封通孔（TMV）、硅通孔（TSV）、玻璃通孔（TGV）四类主流垂直互连技术开展全频段射频表征，规避去嵌入带来的精度损失，并基于经测试校准的三维全波电磁仿真模型，完成光引擎电芯片到封装基板的差分I/O通路设计，通过频域与时域仿真验证四类方案承载448 Gbps/lane信号的能力。

一、测试方案与垂直互连样品结构

1. 双面探针测试平台

测试采用带空腔的探针卡盘，垂直互连样品固定于空腔中心位置，两支射频探针分别布置于卡盘上下两侧，其中底部探针采用倒置安装形式，直接接触样品背面焊盘或通孔端面。测试前执行完整的短路-开路-负载-互易（SOLR）校准，测试仪器为Keysight PNA网络分析仪，搭配FormFactor ACP探针或Infinity探针，探针节距与对应测试结构匹配。该方案直接获取垂直互连两端口的S参数，无需额外设计去嵌入结构，从原理上消除了去嵌入误差，提升了测试的精度与可用带宽上限。

2. 四类垂直互连样品参数

研究团队采用ANSYS HFSS 2024 R2三维全波电磁仿真工具为四类垂直互连建立仿真模型，结构与实物样品完全对应。

基板通孔为堆叠式垂直互连结构，由中心芯柱、中间层通孔与重分布层焊盘层级构成，平均直径约65 μm，总高度330 μm，GSG结构节距为250 μm，基板材料介电常数3.3，损耗正切0.004，测试时探针直接接触裸露的铜通孔端面。

塑封通孔采用GSSG差分过渡结构，通孔顶部直径70 μm、底部直径100 μm，平均高度188 μm，差分对节距300 μm，塑封材料介电常数3.42，损耗正切0.008；通孔正反面各引出长度约400 μm的传输线连接测试焊盘，采用差分探针完成测试。

硅通孔基于10 kΩ·cm高阻硅衬底制备，通孔直径10 μm，高度100 μm，GSG结构节距100 μm；因通孔直径过小，正反面均设置引出焊盘以适配探针接触。

玻璃通孔为玻璃基板通孔全铜填充结构，直径25 μm，高度100 μm，GSG结构节距140 μm，玻璃材料介电常数3.79，损耗正切低至0.0002，测试时探针直接接触通孔端面。

二、射频测试结果与性能对比分析

受探针规格限制，四类垂直互连的实测带宽各有差异，仿真模型均覆盖直流至150 GHz全频段，且与实测结果在对应频段内吻合度良好。测试曲线中出现的小幅波动，主要源于射频探针的固有校准残差。

基板通孔采用250 μm节距GSG ACP探针，实测覆盖直流至65 GHz，全频段内回波损耗优于10 dB；实测插入损耗在28 GHz处为0.14 dB，56 GHz处为0.38 dB，112 GHz处仿真插入损耗为0.77 dB。

塑封通孔差分过渡结构采用100 μm节距GSSG Infinity探针，实测覆盖直流至50 GHz，全频段内差模回波损耗优于10.7 dB；实测差模插入损耗在28 GHz处为0.1 dB，50 GHz处为0.33 dB。仿真结果显示，56 GHz与112 GHz处差模插入损耗分别为0.38 dB与1.43 dB，且在90 GHz处出现小幅谐振，源于通孔与正面传输线的过渡结构不匹配。

硅通孔实测覆盖直流至110 GHz，全频段内回波损耗优于12 dB；实测插入损耗在28 GHz处为0.23 dB，56 GHz处为0.39 dB，110 GHz处为0.71 dB。测试曲线在低频段出现插入损耗快速滚降现象，该现象源于寄生表面电导效应——即使采用高阻硅衬底，衬底表面仍会形成薄导电层引入额外损耗。

玻璃通孔实测覆盖直流至110 GHz，59 GHz以内回波损耗优于10 dB，110 GHz处回波损耗劣化至5.17 dB，劣化原因是通孔直径小、节距宽带来的高电感效应；实测插入损耗在28 GHz处为0.12 dB，56 GHz处为0.49 dB，110 GHz处为1.34 dB。

对三类高度存在差异的通孔进行高度归一化处理后可发现，基板通孔凭借65 μm的大直径实现了最低的插入损耗；低频段下玻璃通孔虽直径仅25 μm，但依托玻璃衬底极低的损耗正切实现了与基板通孔相当的低损耗；硅通孔损耗相对更高，源于硅衬底的本征损耗与10 μm的小通孔直径；高频段下玻璃通孔插入损耗上升主要由回波损耗劣化导致。

研究团队进一步基于仿真模型提取了四类裸GSG通孔的集总RLC参数，并给出每100 μm高度的归一化参数。基板通孔与塑封通孔因直径更大，直流电阻更低；硅通孔电阻显著高于其余三类，源于硅衬底的损耗贡献，同时因硅的高介电常数，其寄生电容也最大。从提取的电感与电容参数估算，玻璃通孔的特性阻抗约为70 Ω，这也是其回波损耗相对劣化的核心原因。

三、光引擎I/O通路设计与448 Gbps传输验证

基于经实测校准的三维全波电磁仿真模型，研究团队设计了从电芯片到封装基板的GSSG差分光引擎I/O过渡通路，验证四类垂直互连支撑448 Gbps/lane信号传输的能力。

参考典型扇出型晶圆级封装光引擎结构，封装包含两层正面重分布层与一层背面重分布层，所有垂直互连高度统一为200 μm；为保证深宽比合理，硅通孔与玻璃通孔的直径分别放大至20 μm与40 μm，塑封通孔与基板通孔直径沿用实测样品参数。电芯片焊盘节距为125 μm，通过微凸点倒装连接至封装正面重分布层；其中硅通孔与玻璃通孔可适配小节距，直接与电芯片焊盘节距匹配，无需额外扇出走线；塑封通孔与基板通孔节距分别为300 μm与250 μm，需通过500 μm长的正面共面波导地线结构完成电芯片I/O到垂直互连的扇出。背面互连方面，硅通孔与玻璃通孔通过微凸点连接基板，塑封通孔与基板通孔通过C4凸点连接基板。

频域仿真结果显示，四类差分过渡通路在直流至112 GHz范围内均保持10 dB以上的回波损耗。112 GHz频点下，基板通孔、塑封通孔、硅通孔、玻璃通孔方案的仿真插入损耗分别为0.60 dB、0.87 dB、0.37 dB与0.13 dB。性能差异源于结构与材料的多重叠加：玻璃通孔方案可实现芯片到基板的直接连接，消除了扇出重分布层的额外损耗，同时信号与地通孔小节距设计降低了寄生电感，叠加玻璃衬底极低的损耗正切，最终实现最优性能；硅通孔方案同样为直接连接结构，性能与玻璃通孔接近，但硅衬底本征损耗使其插入损耗略高；塑封通孔与基板通孔方案因正面扇出走线引入额外损耗，且大节距带来的高电感也会劣化高频回波损耗。

时域仿真采用Keysight ADS通道仿真器，在发送端与接收端均不添加预加重、均衡处理的条件下，对448 Gbps PAM4信号传输眼图进行仿真。结果显示四类方案均能获得清晰的眼图开口，其中玻璃通孔与硅通孔方案的眼图裕量最优。

◆ 结论

本研究采用直接双面射频探针法完成了四类垂直互连的射频性能表征，其中单端GSG结构的硅通孔与玻璃通孔测试带宽覆盖直流至110 GHz，基板通孔测试带宽覆盖直流至65 GHz，GSSG差分塑封通孔过渡结构测试带宽覆盖直流至50 GHz。三维全波电磁仿真模型在对应频段内与实测结果吻合良好，可用于后续通路设计。

基于校准模型设计的光引擎差分I/O通路，在112 GHz频点下插入损耗覆盖0.13 dB到0.87 dB区间，四类方案均能在无额外信号处理的条件下实现448 Gbps PAM4信号的清晰传输。综合测试结果、频域与时域性能分析，玻璃通孔凭借极低的损耗、可适配小节距的优势，成为下一代高密度448 Gbps/lane共封装光学电I/O路由的极具潜力的技术方案。